IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Tatsuya TANABE :

Serial No.: [NEW] : Mail Stop Patent Application

Filed: March 30, 2004 : Attorney Docket No. OKI.650

For: MEMORY DEVICE HAVING REDUNDANT MEMORY CELL

CLAIM OF PRIORITY

U.S. Patent and Trademark Office 2011 South Clark Place Customer Window, Mail Stop Patent Application Crystal Plaza Two, Lobby, Room 1B03 Arlington, VA 22202

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2003-095824 filed March 31, 2003

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE, FRANCOS, PLLC

Adam C. Volentine Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191 Tel. (703) 715-0870 Fax. (703) 715-0877

Date: March 30, 2004



JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月31日

出 Application Number:

特願2003-095824

[ST. 10/C]:

Applicant(s):

[JP2003-095824]

出 人

沖電気工業株式会社

2004年 2月18日





【書類名】

特許願

【整理番号】

KT000491

【提出日】

平成15年 3月31日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

G11C 29/00

G11C 11/00

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

田邉 哲也

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100095957

【弁理士】

【氏名又は名称】

亀谷 美明

【電話番号】

03-5919-3808

【選任した代理人】

【識別番号】

100096389

【弁理士】

【氏名又は名称】

金本 哲男

【電話番号】

03-3226-6631

【選任した代理人】

【識別番号】

100101557

【弁理士】

【氏名又は名称】

萩原 康司

【電話番号】

03-3226-6631



【手数料の表示】

【予納台帳番号】 040224

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【プルーフの要否】

要



【書類名】

明細書

【発明の名称】

半導体記憶装置

【特許請求の範囲】

【請求項1】 複数のメモリセルから成るメモリセルアレイと、

前記メモリセルアレイの不良箇所を特定する不良箇所アドレス情報を記憶する 冗長救済判定回路と,

前記メモリセルアレイの不良箇所を救済する複数の冗長メモリセルから成る冗 長メモリセルアレイと,

を含むブロックを複数備えた半導体記憶装置であって,

前記各ブロックに属する前記各冗長救済判定回路は、

前記各冗長救済判定回路と同じブロックに属する前記メモリセルアレイに不良 箇所が存在する場合にブロック判定信号として第1のレベルを出力するブロック 判定部と,

前記第1のレベルが出力されているとき、外部から与えられたアドレス情報と前記不良箇所アドレス情報を比較し、前記アドレス情報と前記不良箇所アドレス情報が一致したとき、冗長救済判定信号として第2のレベルを出力するアドレス判定部とを有し、

前記各ブロックに属する前記各冗長メモリセルアレイは、

当該冗長メモリセルアレイが属するブロックがアクセス先として選択され、かつ前記冗長メモリセルアレイが属するブロックと同じブロックに属する前記冗長 救済判定回路が有する前記アドレス判定部が前記冗長救済判定信号として第2の レベルを出力しているとき、前記冗長メモリセルアレイが属するブロックと同じ ブロックに属する前記メモリセルアレイの不良箇所を冗長救済することを特徴と する、半導体記憶装置。

【請求項2】 前記各ブロックに属する前記各冗長救済判定回路が有する前記ブロック判定部は、ヒューズ素子を備え、前記ヒューズ素子を切断状態または非切断状態とすることによって、前記ブロック判定部と同じブロックに属する前記メモリセルアレイに不良箇所が存在するか否かについての情報を記憶することを特徴とする、請求項1に記載の半導体記憶装置。



【請求項3】 前記各ブロック判定部は,前記ヒューズ素子の切断/非切断 状態に応じて,前記ブロック判定信号の前記第1のレベルをラッチする手段を有 することを特徴とする,請求項2に記載の半導体記憶装置。

【請求項4】 前記各ブロックに属する前記各冗長救済判定回路が有する前記アドレス判定部は、ヒューズ素子を備え、前記ヒューズ素子を切断状態または非切断状態とすることによって、前記不良箇所アドレス情報を記憶することを特徴とする、請求項1に記載の半導体記憶装置。

【請求項5】 前記外部から与えられたアドレス情報と前記不良箇所アドレス情報を比較する手段は,

前記外部から与えられたアドレス情報と前記不良箇所アドレス情報のビット幅 に相当する数の比較ゲートを備え,

前記外部から与えられたアドレス情報および前記不良箇所アドレス情報は,ビット毎に前記各比較ゲートよって比較されることを特徴とする,請求項1に記載の半導体記憶装置。

【請求項6】 複数のメモリセルから成るメモリセルアレイと,

前記メモリセルアレイの不良箇所を特定する不良箇所アドレス情報を記憶する 冗長救済判定回路と,

前記メモリセルアレイの不良箇所を救済する複数の冗長メモリセルから成る冗 長メモリセルアレイと、

を含むブロックを複数備えた半導体記憶装置であって,

前記各ブロックに属する前記各冗長救済判定回路は,

当該冗長救済判定回路が属するブロックがアクセス先として選択され、かつ前 記冗長救済判定回路と同じブロックに属する前記メモリセルアレイに不良箇所が 存在する場合にブロック判定信号として第3のレベルを出力するブロック判定部 と、

前記第3のレベルが出力されているとき、外部から与えられたアドレス情報と 前記不良箇所アドレス情報を比較し、前記アドレス情報と前記不良箇所アドレス 情報が一致したとき、冗長救済判定信号として第4のレベルを出力するアドレス 判定部とを有し、

3/

前記各ブロックに属する前記各冗長メモリセルアレイは,

前記冗長メモリセルアレイが属するブロックと同じブロックに属する前記冗長 救済判定回路が有する前記アドレス判定部が前記冗長救済判定信号として第4の レベルを出力しているとき,前記冗長メモリセルアレイが属するブロックと同じ ブロックに属する前記メモリセルアレイの不良箇所を冗長救済することを特徴と する,半導体記憶装置。

【請求項7】 前記各ブロックに属する前記各冗長救済判定回路が有する前記ブロック判定部は、ヒューズ素子を備え、前記ヒューズ素子を切断状態または非切断状態とすることによって、前記ブロック判定部と同じブロックに属する前記メモリセルアレイに不良箇所が存在するか否かについての情報を記憶することを特徴とする、請求項6に記載の半導体記憶装置。

【請求項8】 前記ブロック判定部は、

前記ヒューズ素子の切断/非切断状態に応じて、第5のレベルを出力するラッチ回路を有し、アクセス先として選択された前記ブロックが当該ブロック判定部を含むとき、前記第5のレベルに応じて、前記ブロック判定信号の前記第3のレベルを出力することを特徴とする、請求項7に記載の半導体記憶装置。

【請求項9】 前記各ブロックに属する前記各冗長救済判定回路が有する前記アドレス判定部は、ヒューズ素子を備え、前記ヒューズ素子を切断状態または非切断状態とすることによって、前記不良箇所アドレス情報を記憶することを特徴とする、請求項6に記載の半導体記憶装置。

【請求項10】 前記外部から与えられたアドレス情報と前記不良箇所アドレス情報を比較する手段は、前記外部から与えられたアドレス情報と前記不良箇所アドレス情報のビット幅に相当する数の比較ゲートを備え、

前記外部から与えられたアドレス情報および前記不良箇所アドレス情報は,ビット毎に前記各比較ゲートよって比較されることを特徴とする,請求項6に記載の半導体記憶装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、冗長救済機能を有する半導体記憶装置に関するものである。

[0002]

【従来の技術】

DRAM (Dynamic Random Access Memory) のような半導体記憶装置においては、大容量化が進むに従って不良メモリセルによる歩留りの低下が問題になる。そこで今日では一般的に、半導体記憶装置に対して、通常使用されるメモリセル(以下、「通常メモリセル」という)アレイとは別に冗長救済用のメモリセル(以下、「冗長メモリセル」という)アレイを用意するいわゆる冗長救済技術が導入されている。

[0003]

この冗長救済技術において, 冗長メモリセルアレイは, 通常メモリセルアレイ およびこの周辺回路中に不良メモリセル, 不良ビット線, または不良ワード線等 が存在する場合, これらの不良箇所を救済するために機能する。

$[0\ 0\ 0\ 4]$

通常メモリセルアレイおよびこの周辺回路における不良箇所の有無およびその位置(アドレス)は、通常メモリセルアレイを構成する個々のメモリセルへ任意のデータを書き込み、この書き込まれたデータを読み出し、読み出しデータと書き込みデータとを比較するテストを行うことによって特定される。

[0005]

このテストによって不良箇所が確認された場合,その不良箇所のアドレス情報は,冗長救済判定回路内に備えられた記憶手段(通常は,複数のヒューズから成るヒューズROM(Read Only Memory))にプログラムされる。不良箇所のアドレス情報がプログラムされた冗長救済判定回路は,外部から通常メモリセルアレイへのアクセスが生じたとき,アクセス先が不良箇所か否かを判定し,不良箇所へのアクセスであった場合には,アクセス先を通常メモリセルアレイから冗長メモリセルアレイへと変更するように動作する。この結果,通常メモリセルアレイおよびこの周辺回路に不良箇所を有する半導体記憶装置であっても,全く不良のない半導体記憶装置と同等の動作が可能となる。

[0006]

ところで,近年,半導体記憶装置が組みまれる機器のポータブル化が進む中で,半導体記憶装置の大容量化,高速化と共に,低消費電力化への要求が高まっている。冗長救済判定回路が消費する電力を低減し,半導体記憶装置全体の省電力化を図る技術としては、下記の特許文献1に記載されたものがある。

[0007]

この特許文献1に記載の半導体集積回路装置によれば、冗長救済部(冗長救済 判定回路)に属する複数の冗長回路にはそれぞれ、冗長救済用ヒューズと貫通電 流防止ヒューズが備えられる。そして、これら冗長救済用ヒューズと貫通電流防 止ヒューズのいずれか一方が切断されることによって、冗長回路における貫通電 流の発生が防止され、半導体集積回路装置の消費電力が低減されることになる。

[0008]

【特許文献1】

特開平11-168143号公報

[0009]

【発明が解決しようとする課題】

例えば、シンクロナスDRAMのような高速データ転送を実現する半導体記憶装置においては、一般的にメモリセルアレイを複数のブロックに分け、各ブロックを構成するメモリセルアレイ(以下、「サブ・メモリセルアレイ」という)に対して独立にアクセスする構成が採用されている。そして、各サブ・メモリセルアレイに生じる可能性のある不良箇所を冗長救済するために、各ブロックには冗長メモリセルアレイおよび冗長救済判定回路が備えられる。

$[0\ 0\ 1\ 0\]$

従来技術は、冗長救済判定回路単体の省電力化を図るものであり、ブロックに 分割されていないメモリセルアレイを有する半導体記憶装置に対しては効果をも たらすと考えられるが、複数のブロックそれぞれに配置された冗長救済判定回路 が消費する電力を効率的に、かつ総合的に低減させることはできなかった。

$[0\ 0\ 1\ 1]$

今日,半導体記憶装置の大容量化が進んだことでブロックの数が増加し,半導体記憶装置には複数の冗長救済判定回路が備えられることが一般的となっている

。そして、半導体記憶装置の省電力化を図るためには、各ブロックに備えられた 冗長救済判定回路の電力消費を低減させることがより一層重要となってきている

$[0\ 0\ 1\ 2]$

本発明は、上記のような問題点に鑑みてなされたものであり、その目的は、複数のブロックに配された各冗長救済判定回路の消費電力を低減することが可能な新規かつ改良された半導体記憶装置を提供することにある。

$[0\ 0\ 1\ 3]$

【課題を解決するための手段】

上記課題を解決するために、本発明の第1の観点によれば、複数のメモリセル から成るメモリセルアレイと、メモリセルアレイの不良箇所を特定する不良箇所 アドレス情報を記憶する冗長救済判定回路と,メモリセルアレイの不良箇所を救 済する複数の冗長メモリセルから成る冗長メモリセルアレイとを含むブロックを 複数備えた半導体記憶装置が提供される。各ブロックに属する各冗長救済判定回 路は、ブロック判定部とアドレス判定部を有する。ブロック判定部は、同じブロ ックに属するメモリセルアレイに不良箇所が存在する場合にブロック判定信号と して第1のレベル(論理的高レベルまたは論理的低レベル)を出力するものであ る。また,アドレス判定部は,ブロック判定部から第1のレベルが出力されてい るとき、外部から与えられたアドレス情報と不良箇所アドレス情報を比較し、ア ドレス情報と不良箇所アドレス情報が一致したとき、冗長救済判定信号として第 2のレベル(論理的高レベルまたは論理的低レベル)を出力するものである。そ して、各ブロックに属する各冗長メモリセルアレイは、当該冗長メモリセルアレ イが属するブロックがアクセス先として選択され、かつ冗長メモリセルアレイが 属するブロックと同じブロックに属する冗長救済判定回路が有するアドレス判定 部が冗長救済判定信号として第2レベルを出力しているとき、冗長メモリセルア レイが属するブロックと同じブロックに属するメモリセルアレイの不良箇所を冗 長救済する。

$[0\ 0\ 1\ 4]$

かかる構成によれば、半導体記憶装置に備えられた複数の冗長救済判定回路の

7/

うち、不良箇所を有するメモリセルアレイと同じブロックに属する冗長救済判定 回路のみが、外部から与えられたアドレス情報と不良箇所アドレス情報を比較す る動作を行うことになる。これに対して、不良箇所を有しないメモリセルアレイ と同じブロックに属する冗長救済判定回路はアドレスの比較動作を行わない。冗 長救済を行う必要のあるブロックに属する冗長救済判定回路のみが冗長救済を判 定する動作を行うことになるため、半導体記憶装置の消費電力の低減が実現する

$[0\ 0\ 1\ 5]$

本発明の第2の観点によれば、複数のメモリセルから成るメモリセルアレイと ,メモリセルアレイの不良箇所を特定する不良箇所アドレス情報を記憶する冗長 救済判定回路と,メモリセルアレイの不良箇所を救済する複数の冗長メモリセル から成る冗長メモリセルアレイとを含むブロックを複数備えた半導体記憶装置が 提供される。各ブロックに属する各冗長救済判定回路は,ブロック判定部とアド レス判定部を有する。ブロック判定部は,このブロック判定部を有する冗長救済 判定回路が属するブロックがアクセス先として選択され、かつ冗長救済判定回路 と同じブロックに属するメモリセルアレイに不良箇所が存在する場合にブロック 判定信号として第3のレベル(論理的高レベルまたは論理的低レベル)を出力す るものである。また、アドレス判定部は、ブロック判定部から第3のレベルが出 力されているとき、外部から与えられたアドレス情報と不良箇所アドレス情報を 比較し、アドレス情報と不良箇所アドレス情報が一致したときに、冗長救済判定 信号として第4のレベル(論理的高レベルまたは論理的低レベル)を出力するも のである。そして、各ブロックに属する各冗長メモリセルアレイは、この冗長メ モリセルアレイが属するブロックと同じブロックに属する冗長救済判定回路が有 するアドレス判定部が冗長救済判定信号として第4のレベルを出力しているとき に、冗長メモリセルアレイが属するブロックと同じブロックに属するメモリセル アレイの不良箇所を冗長救済する。

[0016]

かかる構成によれば、半導体記憶装置に備えられた複数の冗長救済判定回路の うち、不良箇所を有するメモリセルアレイと同じブロックに属する冗長救済判定 回路のみが、外部から与えられたアドレス情報と不良箇所アドレス情報を比較する動作を行うことになる。しかも、当該冗長救済判定回路は、所属するブロックがアクセス先として選択されているときのみアドレスの比較動作を行う。したがって、複数の冗長救済判定回路のうち、アドレスの比較動作をすべき冗長救済判定回路が、アドレスの比較をする必要のあるときだけアドレスの比較動作を行うことになる。この結果、半導体記憶装置の省電力化が実現する。

$[0\ 0\ 1\ 7]$

各ブロックに属する各冗長救済判定回路が有するブロック判定部は、ヒューズ素子を備える。このヒューズ素子を切断状態または非切断状態とすることによって、ブロック判定部は、自らと同じブロックに属するメモリセルアレイに不良箇所が存在するか否かについての情報を記憶する。

[0018]

各ブロック判定部は、ヒューズ素子の切断/非切断状態に応じて、ブロック判定信号の第1レベルをラッチする手段を有する。ブロック判定部のヒューズ素子を切断状態または非切断状態とすることによって、各冗長救済判定回路に対してアドレス比較機能が与えられる。

$[0\ 0\ 1\ 9]$

また、ヒューズ素子の切断/非切断状態に応じて、第5のレベル(論理的高レベルまたは論理的低レベル)を出力するラッチ回路を有するように、各ブロック判定部を構成してもよい。この場合、各ブロック判定部は、アクセス先として選択されたブロックが当該ブロック判定部を含むとき、第5のレベルに応じて、ブロック判定信号の第3のレベルを出力する。かかる構成によれば、ブロック判定部のヒューズ素子を切断状態または非切断状態とすることによって、各冗長救済判定回路に対してアドレス比較機能が与えられる。そしてさらに、当該ブロック判定部を有する冗長救済判定回路が属するブロックがアクセス先として選択されているときのみ、このアドレス比較機能が有効となる。

[0020]

各ブロックに属する各冗長救済判定回路が有するアドレス判定部は, 1または 複数のヒューズ素子を備える。各ヒューズを切断状態または非切断状態とするこ とによって、各アドレス判定部は、不良箇所アドレス情報を記憶する。

[0021]

各ブロックに属する各冗長救済判定回路が有する各アドレス判定部は、外部から与えられたアドレス情報と不良箇所アドレス情報を比較する手段を備える。そして、この比較手段は、外部から与えられたアドレス情報と不良箇所アドレス情報のビット幅に相当する数の比較ゲートを備えることが好ましい。外部から与えられたアドレス情報および不良箇所アドレス情報は、ビット毎に各比較ゲートよって比較される。

[0022]

【発明の実施の形態】

以下に添付図面を参照しながら、本発明にかかる半導体記憶装置の好適な実施の形態について詳細に説明する。なお、以下の説明および添付された図面において、略同一の機能および構成を有する要素については、同一符号を付することによって重複説明を省略する。

[0023]

[第1の実施の形態]

本発明の第1の実施の形態にかかる半導体記憶装置としてのDRAM101の構成を図1に示す。このDRAM101は,m+1個のブロックBL0~BLmを有している。各ブロックBL0~BLmは,通常メモリセルアレイMA0~MAm,冗長メモリセルアレイRMA0~RMAm,および冗長救済判定回路R0~Rmを備えている。例えば,ブロックBL0~BLmの中の一つであるブロックBLk(0 \leq k \leq m)には,通常メモリセルアレイMAk,冗長メモリセルアレイRMAk,および冗長救済判定回路Rkが属する。このように,複数のメモリセルをm+1個のブロックBL0~BLmに分割して管理し,各ブロック毎にメモリセルへアクセスすることによって,データ読み出しおよびデータ書き込みの高速化および安定化が実現する。

[0024]

各ブロックBL0~BLmに属する通常メモリセルアレイMA0~MAmに不 良箇所が生じた場合、その不良箇所に関係するメモリセルまたはメモリセル群は ,同じブロックに属する冗長メモリセルアレイRMA0~RMAmの中のメモリセルまたはメモリセル群に置き換えられる。この置き換え,すなわち冗長救済の判定は,各ブロックBL0~BLm毎に,各冗長救済判定回路R0~Rmが担当する。

[0025]

各通常メモリセルアレイMA0~MAmの間には通常センスアンプ部SA0/1,SA1/2,···,SAm-1/mが備えられ,位置的に先頭の通常メモリセルアレイMA0の外側には通常センスアンプ部SA0が備えられ,位置的に後尾の通常メモリセルアレイMAmの外側には通常センスアンプ部SAmが備えられている。

[0026]

例えば、通常メモリセルアレイMA1の両側に配置されている通常センスアンプ部SA0/1と通常センスアンプ部SA1/2は、通常メモリセルアレイMA1が有する複数のビット線(図示せず)の電圧を増幅して通常メモリセルアレイMA1に対してデータを書き込むように動作する。他の通常センスアンプ部も同様に、隣接する通常メモリセルアレイからデータを読み出し、または隣接する通常メモリセルアレイに対してデータを書き込むように動作する。なお、各通常センスアンプ部SA0/1、SA1/2、・・・、SAm-1/mは、両側に位置する2つの通常メモリセルアレイに対して作用する。つまり、各通常センスアンプ部SA0/1、SA1/2、・・・、SAm-1/mは、両側に配置された通常メモリセルアレイMA0~MAmに共有される機能部となる。この構成を採用することによって、ブロック数が増加しても、通常センスアンプ部の数を少なく抑えることが可能となる。

[0027]

各冗長メモリセルアレイRMA0~RMAmには、冗長センスアンプ部RSA0~RSAmが割り当てられている。この冗長メモリセルアレイRMA0~RMAmと冗長センスアンプ部RSA0~RSAmとの関係は、上述の通常メモリセルアレイMA0~MAmと通常センスアンプ部SA0~SAmとの関係と略同一

である。すなわち、例えば、冗長メモリセルアレイRMA1の両側に配置されている冗長センスアンプ部RSA0/1と冗長センスアンプ部RSA1/2は、冗長メモリセルアレイRMA1が有する複数のビット線(図2参照)の電圧を増幅して冗長メモリセルアレイRMA1からデータを読み出し、または冗長メモリセルアレイRMA1に対してデータを書き込むように動作する。他の冗長センスアンプ部も同様に、隣接する冗長メモリセルアレイからデータを読み出し、または隣接する冗長メモリセルアレイに対してデータを書き込むように動作する。冗長メモリセルアレイRMA0~RMAmおよび冗長センスアンプ部RSA0~RSAmの構成および動作の詳細については後述する。

[0028]

各冗長救済判定回路R $0\sim$ Rmの間には2つのANDゲートと1つのORゲートから成る論理ゲート部LG0/1, LG1/2, ···, LGm-1/mが備えられ,位置的に先頭の冗長救済判定回路R0の外側には1つのANDゲートから成る論理ゲート部LG0が備えられ,位置的に後尾の冗長救済判定回路Rmの外側には1つのANDゲートから成る論理ゲート部LGmが備えられている。

[0029]

例えば、冗長救済判定回路R0と冗長救済判定回路R1の間に位置する論理ゲート部LG0/1は、ANDゲートAGa、ANDゲートAGb、およびORゲートOGを備えている。この論理ゲート部LG0/1において、一方のANDゲートAGaには、制御部113が出力するブロック選択信号BS0と冗長救済判定回路R0が出力する冗長救済判定信号RD0が与えられ、他方のANDゲートAGbには、制御部113が出力するプロック選択信号BS1と冗長救済判定回路R1が出力する冗長救済判定信号RD1が与えられる。ANDゲートAGaの出力端とANDゲートAGbの出力端は、ORゲートOGの各入力端に接続されている。そして、ORゲートOGの出力端は、冗長センスアンプ部RSA0/1の入力端に接続されている。このように構成された論理ゲート部LG0/1は、プロック選択信号BS0、BS1と冗長救済判定信号RD0、RD1を用いて所定の論理演算を行い、演算結果を冗長選択信号RS0/1として冗長センスアンプ部RSA0/1に与える。

[0030]

同様に、他の論理ゲート部LG0、LG1/2、・・・、LGm-1/m、LGmは、隣接する各冗長救済判定回路R0~Rmから冗長救済判定信号RD0~RDmが与えられ、制御部113からブロック選択信号BS0~BSmが与えられるように構成されている。そして、各論理ゲート部LG0、LG1/2、・・・、LGm-1/m、LGmの各出力端は、冗長センスアンプ部RS0、RSA1/2、・・・、RSAmの入力端に接続されている。各論理ゲート部LG0、LG1/2、・・・、LGm-1/m、LGmは、冗長救済判定信号RD0~RDmおよびブロック選択信号BS0~BSmを用いて所定の論理演算を行い、演算結果を冗長選択信号RS0、RS1/2、・・・、RSmとして各冗長センスアンプ部RS0、RSA1/2、・・・、RSAmに与える。

[0031]

冗長救済判定回路R $0\sim$ Rmは、アドレスバッファ部111が出力するアドレス信号A0Y \sim AnYおよび制御部113が出力する初期化信号/INTが与えられるように構成されている。

[0032]

次に、冗長メモリセルアレイRMA0~RMAmおよび冗長センスアンプ部RSA0~RSAmの構成について説明する。冗長メモリセルアレイRMA0~RMAmは相互に略同一の構成を有し、冗長センスアンプ部RSA0~RSAmは相互に略同一の構成を有する。したがって、ここでは代表的に、冗長メモリセルアレイRMA0~RMAmの中の一つである冗長メモリセルアレイRMAk(0 \leq k \leq m)、および、この冗長メモリセルアレイRMAkの両側に位置する冗長センスアンプ部RSAk-1/kと冗長センスアンプ部RSAk/k+1の回路構成を説明する。

[0033]

図2に示すように、冗長メモリセルアレイRMAkは、4本のビット線RBL 0~RBL3とi+1本のワード線WL0~WLi,および、これらの交差部に 配置された複数のメモリセルRMC00~RMC3iから構成されている。各メ モリセルRMC00~RMC3iは、一般的なDRAMと同様にトランジスタと キャパシタによって構成されている。

[0034]

各ワード線WL0~WLiは、冗長メモリセルアレイRMAkと通常メモリセルアレイMAkに亘って延設されている。

[0035]

ビット線RBL0およびビット線RBL1は、冗長センスアンプ部RSAkー1/k内にまで延設されており、ビット線RBL2およびビット線RBL3は、冗長センスアンプ部RSAk/k+1内にまで延設されている。

[0036]

冗長センスアンプ部RSAk-1/kは、データ読み出し動作に寄与するNチャネル型トランジスタ(以下、「Nトランジスタ」という) TR1L、TR2L、TR3L、TR4L、データ書き込み動作に寄与するNトランジスタTW1L、TW2L、インバータ121L、ANDゲート122L、およびアンプAMPLから構成されている。

[0037]

まず、冗長センスアンプ部RSAk-1/kにおけるデータ読み出し部を構成するNトランジスタTR1L、TR2L、TR3L、TR4Lの接続関係を説明する。

[0038]

NトランジスタTR1LのゲートとNトランジスタTR2Lのゲートは冗長選択信号RSk-1/kの伝送ラインに接続されている。また、NトランジスタTR1LのドレインとNトランジスタTR2Lのドレインは、ビット線RBL0またはビット線RBL1に接続されているメモリセルRMC00、RMC11、・・・、RMCi-1、RMC1iから読み出されたデータが伝送されるサブ読み出しデータバスSRDBに接続されている。さらに、NトランジスタTR1Lのソースは、NトランジスタTR3Lのドレインに接続されており、NトランジスタTR2Lのソースは、NトランジスタTR4Lのドレインに接続されている。

[0039]

NトランジスタTR3Lのゲートは、ビット線RBL0に接続されており、N

トランジスタTR4Lのゲートは、ビット線RBL1に接続されている。そして、NトランジスタTR3LのドレインとNトランジスタTR4Lのドレインは、 第2電源電位VSS(グランド電位)に接続されている。

[0040]

次に、冗長センスアンプ部RSAk-1/kにおけるデータ書き込み部を構成するNトランジスタTW1L、TW2L、インバータ121L、およびANDゲート122Lの接続関係を説明する。

[0041]

NトランジスタTW1LのゲートとNトランジスタTW2LのゲートはAND ゲート122Lの出力端に接続されている。また、NトランジスタTW1LのドレインとNトランジスタTW2Lのドレインは、ビット線RBL0またはビット線RBL1に接続されているメモリセルRMC00、RMC11、・・・、RM C0i-1、RMC1iへ書き込まれるデータが伝送されるサブ書き込みデータバスSWDBに接続されている。さらに、NトランジスタTW1Lのソースは、ビット線RBL0に接続されており、NトランジスタTW2Lのソースは、ビット線RBL1に接続されている。

[0042]

ANDゲート122Lの第1入力端は冗長選択信号RSk-1/kの伝送ラインに接続されており、ANDゲート122Lの第2入力端はインバータ121Lの出力端に接続されている。インバータ121Lの入力端は書き込み許可信号/WEの伝送ラインに接続されている。

[0043]

ビット線RBL0とビット線RBL1の間には、ビット線RBL0とビット線 RBL1の電位差を増幅するアンプAMPLが配置されている。

[0044]

以上のように構成された冗長センスアンプ部RSAk-1/kは、冗長メモリセルアレイRMAkを構成する複数のメモリセルのうち、ビット線RBL0またはビット線RBL1に接続されているメモリセルRMC00、RMC11、・・、RMC0i-1、RMC1iヘアクセスするものである。これに対して、ビ

ット線RBL2またはビット線RBL3に接続されているメモリセルRMC20 , RMC31, ・・・, RMC2i-1, RMC3iへは, 冗長センスアンプ部 RSAk/k+1がアクセスする。

[0045]

冗長センスアンプ部RSAk/k+1は、データ読み出し動作に寄与するNトランジスタTR1R、TR2R、TR3R、TR4R、データ書き込み動作に寄与するNトランジスタTW1R、TW2R、インバータ121R、ANDゲート122R、およびアンプAMPRから構成されている。

[0046]

まず、冗長センスアンプ部RSAk/k+1におけるデータ読み出し部を構成するNトランジスタTR1R, TR2R, TR3R, TR4Rの接続関係を説明する。

[0047]

NトランジスタTR1RのゲートとNトランジスタTR2Rのゲートは冗長選択信号RSk/k+1の伝送ラインに接続されている。また、NトランジスタTR1RのドレインとNトランジスタTR2Rのドレインは、ビット線RBL2またはビット線RBL3に接続されているメモリセルRMC20、RMC31、・・・、RMC2i-1、RMC3iから読み出されたデータが伝送されるサブ読み出しデータバスSRDBに接続されている。さらに、NトランジスタTR1Rのソースは、NトランジスタTR3Rのドレインに接続されており、NトランジスタTR2Rのソースは、NトランジスタTR4Rのドレインに接続されている

[0048]

NトランジスタTR3Rのゲートは、ビット線RBL2に接続されており、NトランジスタTR4Rのゲートは、ビット線RBL3に接続されている。そして、NトランジスタTR3RのドレインとNトランジスタTR4Rのドレインは、第2電源電位VSS(グランド電位)に接続されている。

[0049]

次に、冗長センスアンプ部RSAk/k+1におけるデータ書き込み部を構成

するNトランジスタTW1R, TW2R, インバータ121R, およびANDゲート122Rの接続関係を説明する。

[0050]

NトランジスタTW1RのゲートとNトランジスタTW2RのゲートはAND ゲート122Rの出力端に接続されている。また、NトランジスタTW1RのドレインとNトランジスタTW2Rのドレインは、ビット線RBL2またはビット線RBL3に接続されているメモリセルRMC20、RMC31、・・・、RM C2i-1、RMC3iへ書き込まれるデータが伝送されるサブ書き込みデータバスSWDBと接続されている。さらに、NトランジスタTW1Rのソースは、ビット線RBL2に接続されており、NトランジスタTW2Rのソースは、ビット線RBL3に接続されている。

[0051]

ANDゲート122Rの第1入力端は冗長選択信号RSk/k+1の伝送ラインに接続されており、ANDゲート122Rの第2入力端はインバータ121Rの出力端に接続されている。インバータ121Rの入力端は書き込み許可信号/WEの伝送ラインに接続されている。

[0052]

ビット線RBL2とビット線RBL3の間には、ビット線RBL2とビット線 RBL3の電位差を増幅するアンプAMPRが配置されている。

[0053]

本実施の形態において、冗長メモリセルアレイRMAkは、4本のビット線RBL0~RBL3を有しているが、このビット線の本数を増加させることも可能である。冗長メモリセルアレイRMAkへの1回のアクセスで転送されるデータのビット幅は、通常メモリセルアレイRMAkへの1回のアクセスで転送されるデータのビット幅に一致させることが好ましい。冗長メモリセルアレイRMAkに備えるビット線の本数は、この転送データのビット幅に応じて選択される。本実施の形態においては、4ビット幅のデータが転送されることになる。

[0054]

冗長メモリセルアレイRMAkが4本のビット線RBL0~RBL3を有する

場合は、図2に示したように、冗長メモリセルアレイRMAkの両側に位置する 冗長センスアンプ部RSAk-1/kおよび冗長センスアンプ部RSAk/k+1はそれぞれ、1段構成のデータ読み出し部とデータ書き込み部を有する。これ に対して、冗長メモリセルアレイRMAkのビット線が例えば8本の場合は、冗長センスアンプ部RSAk/k+1が有するデータ読み出し部およびデータ書き込み部は例えば2段に構成される。

[0055]

次に、通常メモリセルアレイ $MA0\sim MAm$ および通常センスアンプ部 $SA0\sim SAm$ の構成について説明する。

[0056]

各通常メモリセルアレイMA0~MAmが不良箇所を有する場合,その不良箇所は,冗長メモリセルアレイRMA0~RMAmの一部に置換される。したがって,各通常メモリセルアレイMA0~MAmのビット線方向の回路構成と,冗長メモリセルアレイRMA0~RMAmのビット線方向の回路構成は,略同一である。各通常メモリセルアレイMA0~MAmのワード線方向の回路は,一般的なメモリセルアレイに倣って構成されることが好ましい。すなわち,各通常メモリセルアレイMA0~MAmは,複数のビット線,i+1本のワード線WL0~WLi,および各ビット線と各ワード線WL0~WLiの交差部に配置されたメモリセルから構成される。

[0057]

各通常メモリセルアレイMA0~MAmが複数のビット線を有するため,両側に配置される通常センスアンプ部SA0~SAmは,ビット線本数に応じた段数のデータ読み出し部とデータ書き込み部を備える。通常センスアンプ部SA0~SAmが備える各データ読み出し部とデータ書き込み部は,図2に示した冗長センスアンプ部RSAk-1/kが備えるデータ読み出し部とデータ書き込み部と略同一であることが好ましい。

[0058]

次に、本実施の形態にかかるDRAM101に備えられた冗長救済判定回路R0~Rmの構成について説明する。冗長救済判定回路R0~Rmは相互に略同一

の構成を有する。したがって、ここでは代表的に、冗長救済判定回路 R $0 \sim R$ m の中の一つである冗長救済判定回路 R k $(0 \le k \le m)$ の回路構成を説明する。

[0059]

図3に示すように、冗長救済判定回路 R k は、ブロック判定部 131 およびアドレス判定部 132 から構成されている。アドレス判定部 132 は、n+1 個のサブ・アドレス判定部 $133-0\sim133-n$ および論理演算部 135 を備えている。

[0060]

ブロック判定部131は、初期化信号/INTが入力され、ブロック判定信号/BDを出力するように構成されている。

$[0\ 0\ 6\ 1]$

[0062]

アドレス判定部 132に備えられた論理演算部 135は,各サブ・アドレス判定部 $133-0\sim133-n$ が出力するアドレス判定信号 $RA0Y\sim RAnY$ に基づいて所定の論理演算を行い,その結果を冗長救済判定信号 RDkとして出力する。

[0063]

図3に示した冗長救済判定回路 R k の構成要素について、図4、図5、図6を用いてさらに詳しく説明する。

[0064]

ブロック判定部131は、図4に示すように、Pチャネル型トランジスタ(以下、「Pトランジスタ」という)1311、Pトランジスタ1312、ヒューズ

素子1313, Nトランジスタ1314, およびインバータ1315から構成されている。

[0065]

Pトランジスタ1311のソースとPトランジスタ1312のソースは共に第 1電源電位VDDの供給ラインに接続されており、Pトランジスタ1311のド レインとPトランジスタ1312のドレインは共にノード131n2に接続され ている。Pトランジスタ1311のゲートはノード131n1に接続されており 、Pトランジスタ1312のゲートはノード131n3に接続されている。

[0066]

ヒューズ素子1313の第1端はノードn131n2に接続されており、ヒューズ素子1313の第2端はNトランジスタ1314のドレインに接続されている。

[0067]

Nトランジスタ1314のゲートはノード131n1に接続されており、Nトランジスタ1314のソースは第2電源電位VSS(グランド電位)の供給ラインに接続されている。

[0068]

インバータ1315の入力端はノード131n2に接続されており、インバータ1315の出力端はノード131n3に接続されている。

[0069]

以上のように構成されたブロック判定部131は、ノード131 n 1 に初期化信号/INTが入力され、ノード131 n 3 からブロック判定信号/BDを出力する。出力されたブロック判定信号/BDは、アドレス判定部132 を構成するサブ・アドレス判定部 $133-0\sim133-n$ に与えられる。

[0070]

図3に示したように、冗長救済判定回路 R k に属するアドレス判定部 132は、n+1 個のサブ・アドレス判定部 $133-0\sim133-n$ を備えている。これらサブ・アドレス判定部 $133-0\sim133-n$ は相互に略同一の構成を有する。したがって、ここでは代表的に、サブ・アドレス判定部 $133-0\sim133-n$

n の中の一つであるサブ・アドレス判定部 1 3 3 - j ($0 \le j \le n)$ の回路構成を説明する。

[0071]

サブ・アドレス判定部 133-j は,図 5 に示すように,Pトランジスタ 1331, Pトランジスタ 1332, ヒューズ素子 1333, Nトランジスタ 1334, インバータ 1335, 比較手段(比較ゲート)としての排他的論理和ゲート(以下,「ExORゲート」という) 1336, およびNトランジスタ 1337 から構成されている。

[0072]

Pトランジスタ1331のソースとPトランジスタ1332のソースは共に第 1電源電位VDDの供給ラインに接続されており、Pトランジスタ1331のド レインとPトランジスタ1332のドレインは共にノード133n2に接続され ている。Pトランジスタ1331のゲートはノード133n1に接続されており . Pトランジスタ1332のゲートはノード133n3に接続されている。

[0073]

ヒューズ素子1333の第1端はノードn133n2に接続されており、ヒューズ素子1333の第2端はNトランジスタ1334のドレインに接続されている。

[0074]

Nトランジスタ1334のゲートはノード133n1に接続されており、Nトランジスタ1334のソースは第2電源電位VSS(グランド電位)の供給ラインに接続されている。

[0075]

インバータ1335の入力端はノード133n2に接続されており、インバータ1335の出力端はノード133n3に接続されている。

[0076]

 $E \times OR$ ゲート1336の第1入力端はノード133n3に接続されており、 $E \times OR$ ゲート1336の第2入力端はノード133n4に接続されており、 $E \times OR$ ゲート1336の電源制御端はノード133n5に接続されており、 $E \times OR$

ORゲート1336の出力端はノード133n6に接続されている。

[0077]

Nトランジスタ1337のソースはノード133n6に接続されており、Nトランジスタ1337のゲートはノード133n5に接続されており、Nトランジスタ1337のドレインは第2電源電位VSS(グランド電位)の供給ラインに接続されている。

[0078]

以上のように構成されたサブ・アドレス判定部133-jは,ノード133n1に初期化信号/INTが入力され,ノード133n4にアドレス信号AjYが入力され,ノード133n5にブロック判定信号/BDが入力され,ノード133n3n6からアドレス判定信号RAjYを出力する。このサブ・アドレス判定部133-j以外のサブ・アドレス判定部 $133-0\sim133-n$ 6同様に,初期化信号/INT,アドレス信号AOY \sim AnY,およびブロック判定信号/BDが入力され,それぞれアドレス判定信号RAOY \sim RAnYを出力する。各サブ・アドレス判定部 $133-0\sim133-n$ から出力されたアドレス判定信号RAOY \sim RAnYは,後段の論理演算部135に与えられる。

[0079]

アドレス判定部132を構成する論理演算部135は,入力されるアドレス判定信号RAOY~RAnYが全てアサートされたときに,出力する冗長救済判定信号RDkをアクティブ状態に遷移させる機能を有する。このような機能を実現するために,論理演算部135は,例えば,図6に示すように,p+1個の3入力タイプまたは2入力タイプのNANDゲート1351-0~1351-p,および,NORゲート1352を備える。論理演算部135に入力されるアドレス判定信号RAOY~RAnYは,p+1個のグループに分配され,各グループ毎にNANDゲート1351-0~1351-pに入力される。NORゲート1352は,NANDゲート1351-0~1351-pの数に相当する数の入力端を有しており,各入力端には,各NORゲート1352の出力端が接続されている。そして,NORゲート1352は,NAND1351-0~1351-pの全ての出力がアクティブ状態になったとき,出力する冗長救済判定信号RDkを

アサートする。なお、本実施の形態では、アドレス判定信号RAOY~RAnY および冗長救済判定信号RDkが、論理的高レベル(以下、「Hレベル」という)アクティブ信号である場合に即してDRAM101の構成および動作を説明する。しかし、論理ゲートの構成を変更するなどして、アドレス判定信号RAOY~RAnYおよび冗長救済判定信号RDkを論理的低レベル(以下、「Lレベル」という)アクティブ信号とすることも可能である。

[0800]

論理演算部135において、NANDゲート1351-0~1351-pの構成数とそれぞれの入力端数、および、NORゲート1352の入力端数は、論理演算部135に入力されるアドレス判定信号RAOY~RAnYの数に応じて調整することが好ましい。例えば、アドレス判定信号の数が少なければ、論理演算部135と同等の機能部を多入力タイプのANDゲートだけで構成できる。このように、論理演算部135は、図6に示した論理ゲートの組み合わせに限らず、全てのアドレス判定信号RAOY~RAnYがアサートされたことを検出して冗長救済判定信号RDkをアサートする各種回路によって構成され得る。

[0081]

以上のように構成された本実施の形態にかかるDRAM101の動作を説明する。

[0082]

DRAM101は、製品化される前に、不良箇所を検出するためのテストとして、ブロックBL0~BLmに属する全ての通常メモリセルアレイMA0~MAmを対象とした任意データの書き込み動作/読み出し動作を行う。このテストによって不良箇所が検出された通常メモリセルアレイと同じブロックに属する冗長 救済判定回路には、当該ブロックに不良箇所が存在する旨の情報がプログラムされるとともに、検出された不良箇所に対応するアドレス情報がプログラムされる

[0083]

以下、ブロックBLkに属する通常メモリセルアレイMAkの内部であって、 Lレベルのアドレス信号AOYとHレベルのアドレス信号AIY~AnYによっ てアクセスされる箇所(メモリセル、ビット線、ワード線等)に不良要因が存在する場合を例にDRAM101の動作を説明する。

[0084]

この例の場合、テストによって、ブロックBLkに属する通常メモリセルアレイMAkのみに不良箇所が存在すると検出される。したがって、ブロックBLkに属する冗長救済判定回路Rkに対して、当該ブロックBLkに不良箇所が存在する旨の情報がプログラムされる。具体的には、冗長救済判定回路Rkを構成するブロック判定部131に備えられたヒューズ素子1313が、電気的にまたはレーザ装置等によって切断する。冗長救済判定回路Rk以外の冗長救済判定回路R0~Rm(0~mにkは含まれない)を構成するブロック判定部に備えられたヒューズ素子は切断されない。

[0085]

さらに、このテストでは、通常メモリセルアレイMAkの内部において、Lレベルのアドレス信号A0YとHレベルのアドレス信号A1Y~AnYによってアクセスされる箇所(アドレス"011・・・11")に不良が生じていると検出される。したがって、冗長救済判定回路Rkに対して、通常メモリセルアレイMAkの内部の不良箇所に対応するアドレス情報がプログラムされる。具体的には、冗長救済判定回路Rkを構成するサブ・アドレス判定部133-0~133-nのうち、アドレス信号A0Yが入力されるサブ・アドレス判定部133-0に備えられたヒューズ素子1333が、電気的にまたはレーザ装置等によって切断される。

[0086]

なお、一の通常メモリセルアレイに不良箇所が存在しない場合、当該通常メモリセルアレイと同じブロックに属する冗長救済判定回路において、ブロック判定部内のヒューズ素子、および、n+1個のサブ・アドレス判定部内の各ヒューズ素子は切断されない。

[0087]

以上のように、テスト結果に従って所定のヒューズ素子が切断されると、不良 箇所が冗長救済されることになり、DRAM101への正確なデータ書き込みお よびDRAM101からの正確なデータ読み出しが可能となる。

[0088]

DRAM101において、実際のデータ転送(データ書き込みまたはデータ読み出し)が行われる前に、まず制御部113は、初期化信号/INTをアサートして各冗長救済判定回路R0~Rmを初期化する。初期化信号/INTのアサートのタイミングについては、例えば、DRAM101の電源投入時が好ましい。また、DRAM101に対してロウ(Row)アドレス信号が入力される直前であってよい。通常、DRAMへは、ロウアドレス信号、カラム(Column)アドレス信号の順で入力される。したがって、ロウアドレス信号が入力される前に初期化信号/INTがアサートされれば、実際のデータ転送時には各冗長救済判定回路R0~Rmは確実に初期化されることになる。なお、本実施の形態では、初期化信号/INTは、Lレベルアクティブ信号であるが、Hレベルアクティブ信号とすることも可能である。

[0089]

ここで、不良箇所を有する通常メモリセルアレイMAkと同じブロックBLkに属する冗長救済判定回路Rkの初期化動作と、不良箇所を有しない通常メモリセルアレイMA0~MAm(0~mにkは含まれない)と同じブロックBL0~BLm(0~mにkは含まれない)に属する冗長救済判定回路R0~Rm(0~mにkは含まれない)の初期化動作について説明する。

[0090]

まず、ブロックBLkに属する冗長救済判定回路Rkの初期化動作について説明する。

[0091]

初期化信号/INTがアサートされると(Lレベルに遷移すると), 冗長救済 判定回路 R k に属し, ヒューズ素子 1 3 1 3 が切断されているブロック判定部 1 3 1 のノード 1 3 1 n 2 は H レベルとなる。 その後, 初期化信号/INTがネゲ ートされても(Hレベルに遷移しても), Pトランジスタ 1 3 1 2 およびインバ ータ 1 3 1 5 から構成されるラッチ手段によって, ノード 1 3 1 n 2 は H レベル に, ノード 1 3 1 n 3 は L レベルにそれぞれラッチされる。この結果, 冗長救済 判定回路 R k に属するブロック判定部 1 3 1 は、初期化後、L レベル(第 1 のレベル)にアサートされたブロック判定信号/B D を出力し続ける。

[0092]

冗長救済判定回路 R k に属する 1+n 個のサブ・アドレス判定部 $133-0\sim 133-n$ には,ブロック判定部 131 からアサートされたブロック判定信号/B D が与えられるため,各サブ・アドレス判定部 $133-0\sim 133-n$ が有する $E \times OR$ ゲート 1336 の電源制御端はイネーブル状態となり,各サブ・アドレス判定部 $133-0\sim 133-n$ は,アドレス信号 $A \circ Y\sim A \circ Y$ の判定が可能となる。また,各サブ・アドレス判定部 $133-0\sim 133-n$ が有する N トランジスタ 1337 はオフ状態となり,サブ・アドレス判定部 $133-0\sim 133-n$ は,判定結果に応じた論理レベルのアドレス判定信号 $RA\circ Y\sim RA\circ Y$ を出力することが可能となる。

[0093]

各サブ・アドレス判定部 $133-0\sim133-n$ は、ブロック判定部131と同様に、所定のタイミングでLレベルの初期化信号/INTが入力され、初期化される。

[0094]

上述のように、本実施の形態では、冗長救済判定回路 R k に属するサブ・アドレス判定部 $133-0\sim133-n$ の中で、サブ・アドレス判定部 133-0 のみヒューズ素子 1333 が切断されており、その他のサブ・アドレス判定部 $133-1\sim133-n$ のヒューズ素子 1333 は切断されていない。

[0095]

ヒューズ素子1333が切断されているサブ・アドレス判定部133-0のノード133n2は、初期化信号/INTがアサートされると(Lレベルに遷移すると)、Hレベルとなる。その後、初期化信号/INTがネゲートされても(Hレベルに遷移しても)、Pトランジスタ1332およびインバータ1335によって、ノード133n2はHレベルに、ノード133n3はLレベルにそれぞれラッチされる。

[0096]

一方、ヒューズ素子1333が切断されていないサブ・アドレス判定部133 $-1\sim133-n$ の各ノード133n2も、初期化信号/INTがアサートされると(Lレベルに遷移すると)、Hレベルとなる。しかし、その後、初期化信号/INTがネゲートされると(Hレベルに遷移すると)、各サブ・アドレス判定部133 $-1\sim133-n$ のNトランジスタ1334がオン状態となり、各ノード133n2はLレベルに、ノード133n3はHレベルにそれぞれ遷移する。初期化信号/INTは、初期化後常時Hレベルであるため、各サブ・アドレス判定部133 $-1\sim133-n$ 0ノード133n3はHレベルを維持する。

[0097]

次に、不良箇所を有しない通常メモリセルアレイ $MA0\sim MAm(0\sim mkk)$ は含まれない)と同じブロック $BL0\sim BLm(0\sim mkk)$ は含まれない)に属する冗長救済判定回路 $R0\sim Rm(0\sim mkk)$ は含まれない)の初期化動作について説明する。

[0098]

初期化信号/INTがアサートされると(Lレベルに遷移すると),冗長救済判定回路R0~Rm(0~mにkは含まれない)に属し,ヒューズ素子1313が切断されていない各ブロック判定部131のノード131n2はHレベルとなる。しかし,その後,初期化信号/INTがネゲートされると(Hレベルに遷移すると),各冗長救済判定回路R0~Rm(0~mにkは含まれない)に属する各ブロック判定部131のNトランジスタ1314がオン状態となり,各ノード131n2はLレベルに,ノード131n3はHレベルにそれぞれ遷移する。初期化信号/INTは,初期化後常時Hレベルであるため,各ブロック判定部131のノード131n3はHレベルを維持する。この結果,各冗長救済判定回路R0~Rm(0~mにkは含まれない)に属する各ブロック判定部131は,初期化後,Hレベルにネゲートされたブロック判定信号/BDを出力し続ける。

[0099]

各冗長救済判定回路R0~Rm(0~mにkは含まれない)に属する1+n個のサブ・アドレス判定部133-0~133-nには、同じ冗長救済判定回路R0~Rm(0~mにkは含まれない)に属する各ブロック判定部131からネゲ

ートされたブロック判定信号/BDが与えられるため,各サブ・アドレス判定部 $133-0\sim133-n$ が有する $E \times OR$ ゲート1336の電源制御端はディス エーブル状態となり,各冗長救済判定回路 $R0\sim Rm$ ($0\sim m$ にkは含まれない)に属する各サブ・アドレス判定部 $133-0\sim133-n$ は,アドレス信号A $0 \times An \times C$ の判定を行わない。また,各冗長救済判定回路 $R0\sim Rm$ ($0\sim m$ にkは含まれない)に属する各サブ・アドレス判定部 $133-0\sim133-n$ が有するNトランジスタ1337はオン状態となり,各サブ・アドレス判定部 $133-0\sim133-n$ は,入力されるアドレス信号 $A0 \times C$ An X0論理レベルに関わらず,Lレベルのアドレス判定信号X1の電力を出力する。

$[0\ 1\ 0\ 0]$

各冗長救済判定回路R $0\sim$ Rm $(0\sim$ mにkは含まれない)に属する1+n個のサブ・アドレス判定部 $133-0\sim133-$ nが全てLレベルのアドレス判定信号RA0Y \sim RAnYを出力すると,各冗長救済判定回路R $0\sim$ Rm $(0\sim$ mにkは含まれない)に属する論理演算部135は出力端をLレベルとする。

[0101]

このように、不良箇所を有しない通常メモリセルアレイMAO〜MAm(O〜mにkは含まれない)と同じブロックBLO〜BLm(O〜mにkは含まれない)に属する冗長救済判定回路RO〜Rm(O〜mにkは含まれない)は、初期化動作後は、入力されるアドレス信号AOY〜AnYの論理レベルに関わらず、Lレベルにネゲートされた冗長救済判定信号RDO〜RDm(O〜mにkは含まれない)を出力し続ける。

[0102]

以上のように各冗長救済判定回路R0~Rmが初期化された後,DRAM10 1は,次のようにデータの書き込み動作,データ読み出し動作,および冗長置換 動作を行う。

[0103]

DRAM101に対してデータが書き込まれる場合またはDRAM101から データが読み出される場合、制御部113は、ブロック選択信号BS0~BSm を用いて、アクセス先のブロックを指定する。このとき、制御部113は一度に 複数のブロックを指定することも可能である。ただし、図1に示したように、各 通常センスアンプ部SA0/1, SA1/2, ···, SAm-1/mは、両側 に配置された通常メモリセルアレイMA0~MAmに共有される。したがって, 隣接する通常メモリセルアレイ(例えば,通常メモリセルアレイMA0と通常メ モリセルアレイMA1)に対して同時にアクセスすることはできず、制御部11 3は、隣接するブロック(例えば、ブロックBL0とブロックBL1)を一括し て指定することはない。

[0104]

アドレスバッファ部111は、アクセス先のメモリセルのアドレスを特定する アドレス信号AOY~AnYを出力する。

[0105]

全ての冗長救済判定回路R0~Rmにはアドレス信号A0Y~AnYが入力さ れるが、冗長救済判定回路R0~Rmのうち、ヒューズ素子1313が切断され ているブロック判定部131を有する冗長救済判定回路だけ、アドレス信号A0 Y~An Yが不良箇所を示すものか否かの判定動作(以下,「アドレス判定動作 」という)を行い,ヒューズ素子1313が切断されていないブロック判定部1 3 1 を有する冗長救済判定回路はアドレス判定動作を行わない。本実施の形態に おいては、上述のように、冗長救済判定回路R0~Rmのうち冗長救済判定回路 Rkに属するブロック判定部131のヒューズ素子1313のみが切断されてい るため、冗長救済判定回路Rkのみがアドレス判定動作を行う。その他の冗長救 済判定回路 R 0 ~ R m (0~ mに k は含まれない) は、アドレス判定動作を行わ ず、Lレベルにネゲートされた冗長救済判定信号RD0~RDm(0~mにkは 含まれない)を出力し続ける。

[0106]

アドレス判定動作を行う冗長救済判定回路Rkに対して、通常メモリセルアレ イMAkが有する不良箇所に対応するアドレス信号A0Y~AnYが入力された とき、冗長救済判定回路Rkに属するサブ・アドレス判定部133-0~133 - n はそれぞれ、Hレベルのアドレス判定信号RAOY~RAnYを出力し、冗 長救済判定回路Rkに属する論理演算部135の出力端はHレベルとなる。この

結果, 冗長救済判定回路 R k は, H レベル (第2のレベル) にアサートされた冗長救済判定信号 R D k を出力する。

[0107]

[0108]

各論理ゲート部LG0,LG0/1,・・・,LGm-1/m,LGmは,冗長救済判定回路R0 \sim Rmから出力された冗長救済判定信号RD0 \sim RDmと,制御部113から出力されたブロック選択信号BS0 \sim BSmを用いて以下のように所定の論理演算を行う。

[0109]

$[0\ 1\ 1\ 0]$

冗長センスアンプ部RSAk-1/kがHレベルの冗長選択信号RSk-1/kを受け、冗長センスアンプ部RSAk/k+1がHレベルの冗長選択信号RSk/k+1を受けると、冗長メモリセルアレイRMAk内のビット線RBL0~RBL3がアクティブ状態となる。

[0111]

このとき DRAM101がデータ書き込み動作中であるならば、書き込み許可信号/WEをアサートし、ワード線WL0~WLiの中から所定のワード線をアクティブ状態とすることによって、サブ書き込みデータバスSWDBから冗長メモリセルアレイRMAk内の選択されたメモリセルに対してデータが書き込まれ

る。このときDRAM101がデータ読み出し動作中であるならば,ワード線W LO~WLiの中から所定のワード線をアクティブ状態とすることによって、冗 長メモリセルアレイRMAk内の選択されたメモリセルからサブ読み出しデータ バスSRDBに対してデータが読み出される。このようにして、不良箇所を有す る通常メモリセルアレイMAkは、同じブロックBLkに属する冗長メモリセル アレイRMAkに冗長救済されることになる。なお,同じデータを通常メモリセ ルアレイMAkと冗長メモリセルアレイRMAkに書き込み,かかるデータを読 み出すときに,冗長メモリセルアレイRMAkから読み出した方を選択して外部 に転送するようにしてもよい。

$[0\ 1\ 1\ 2]$

ところで、不良箇所を有する通常メモリセルアレイMAkに対するアクセスで あっても、不良箇所に無関係のメモリセルへのアクセスであるならば、通常メモ リセルアレイMAkと同じブロックBLkに属する冗長救済判定回路Rkは,入 力されるアドレス信号AOY~AnYに基づいて、冗長置換を行う必要がないと 判断し、Lレベルにネゲートされた冗長救済判定信号RDkを出力する。この場 合、制御部113がブロックBLkをアクセス対象として選択し、Hレベルのブ ロック選択信号BSkを出力しても、論理ゲート部LGk-1/kは、Lレベル の冗長選択信号RSk-1/kを出力し、論理ゲート部LGk/k+1は、LVベルの冗長選択信号RSk/k+1を出力する。したがって、DRAM101は ,冗長メモリセルアレイRMAkに対するデータ書き込み動作およびデータ読み 出し動作を行わず、通常メモリセルアレイMAkに対するデータ書き込み動作お よびデータ読み出し動作のみを行う。

[0113]

また.冗長救済判定回路Rkが通常メモリセルアレイMAkに存在する不良箇 所を示すアドレス信号AOY~AnYを受信して、Hレベルにアサートされた冗 長救済判定信号RDkを出力しても,制御部113がLレベルのブロック選択信 号BSkを出力している場合、すなわちブロックBLkがアクセス対象として選 択されていない場合には、論理ゲート部LGk-1/kは、Lレベルの冗長選択 信号RSk-1/kを出力し,論理ゲート部LGk/k+1は,Lレベルの冗長 選択信号RSk/k+1を出力する。したがって,DRAM101は,通常メモリセルアレイMAkに対するデータ書き込み動作およびデータ読み出し動作を行わず,また冗長メモリセルアレイRMAkに対するデータ書き込み動作およびデータ読み出し動作も行わない。

[0114]

冗長救済判定回路Rk以外の冗長救済判定回路R0~Rm(0~mにkは含まれない)は、同じブロックに属する通常メモリセルアレイMA0~MAm(0~mにkは含まれない)に不良箇所が存在しないため、冗長置換を行うか否かを判定する必要はなく、常にLレベルにネゲートされた冗長救済判定信号RD0~RDm(0~mにkは含まれない)を出力する。このため、冗長救済判定回路R0~Rm(0~mにkは含まれない)の両側に位置する論理ゲート部LG0、LG0/1、・・・、LGm-1/m、LGm(0~mにkは含まれない)は、制御部113が出力するブロック選択信号BS0~BSm(0~mにkは含まれない)の論理レベルに関わらず、Lレベルの冗長選択信号RS0、RS0/1、・・・、RSm(0~mにkは含まれない)を出力する。したがって、DRAM101は、冗長メモリセルアレイRMA0~RMAm(0~mにkは含まれない)に対するデータ書き込み動作およびデータ読み出し動作を行わない。

[0115]

ここまで説明した本実施の形態にかかるDRAM101の動作,特に冗長救済にかかる動作の要点をまとめると次の通りである。

[0116]

冗長救済判定回路R0~Rmの中で,不良箇所を有する通常メモリセルアレイと同じブロックに属する冗長救済判定回路のみが,入力されるアドレス信号A0Y~AnYに基づくアドレス判定動作を行う。そして,このアドレス判定動作を行う冗長救済判定回路に対して通常メモリセルアレイに存在する不良箇所を示すアドレス信号A0Y~AnYが入力されると,当該冗長救済判定回路は,冗長救済判定信号をアサートする。ここで,制御部113が,不良箇所を有する通常メモリセルアレイの属するブロックへのアクセスを指示するブロック選択信号を出力しているのであれば,不良箇所を有する通常メモリセルアレイと同じブロック

に属する冗長メモリセルアレイは,同じブロックに属する冗長救済判定回路によってアサートされた冗長救済判定信号に応じてアクティブ状態となる。この結果,通常メモリセルアレイの不良箇所は,同じブロックに属する冗長メモリセルアレイによって救済される。

[0117]

一方,不良箇所を有しない,すなわち完全な通常メモリセルアレイと同じブロックに属する冗長救済判定回路は,入力されるアドレス信号A0Y~AnYに基づくアドレス判定動作は行わない。そもそも,完全な通常メモリセルアレイは,冗長救済の必要がない。したがって,完全な通常メモリセルアレイと同じブロックに属する冗長救済判定回路もアドレス判定動作を行う必要がない。

[0118]

以上のように、本実施の形態にかかるDRAM101によれば、不良箇所を有する通常メモリセルアレイと同じブロックに属する冗長救済判定回路のみがアドレス判定動作を行う。これに対して、不良箇所を有しない(完全な)通常メモリセルアレイと同じブロックに属する冗長救済判定回路は、アドレス判定動作を行わない。したがって、ブロック数が多くなっても、真にアドレス判定動作を行う必要のある冗長救済判定回路だけがアドレス判定動作を行うため、DRAM101全体の消費電力の低減が実現する。

[0119]

また,DRAM101に備えられた各冗長救済判定回路R0~Rmは,正論理または負論理のアドレス信号Y0A~YnYによってアドレス情報を得る。すなわち,各冗長救済判定回路R0~Rmは,相補のアドレス信号を必要としない。したがって,アドレス信号の伝送ラインに割り当てるレイアウト面積を小さく抑えることが可能となる。

[0120]

[第2の実施の形態]

本発明の第2の実施の形態にかかる半導体記憶装置としてのDRAM201の 構成を図7に示す。このDRAM201は、第1の実施の形態にかかるDRAM 101に対して、冗長救済判定回路R0~Rmがそれぞれ冗長救済判定回路R2 $0 \sim R \ 2 \, m$ に置き換えられ、論理ゲート部LG0,LGmが省略され、論理ゲート部LG0 / 1, · · · ·,LGm - 1 / m がそれぞれ論理ゲート部LG $2 \ 0 / 1$, · · · ·,LG $2 \ m - 1 / m$ に置き換えられた構成を有する。

[0121]

本実施の形態にかかるDRAM201は,m+1個のブロックBL0~BLmを有している。各ブロックBL0~BLmは,通常メモリセルアレイMA0~MAm,冗長メモリセルアレイRMA0~RMAm,および冗長救済判定回路R20~R2mを備えている。例えば,ブロックBL0~BLmの中の一つであるブロックBLk(0 \le k \le m)には,通常メモリセルアレイMAk,冗長メモリセルアレイRMAk,および冗長救済判定回路R2kが属する。このように,複数のメモリセルをm+1個のブロックBL0~BLmに分割して管理し,各ブロック毎にメモリセルにアクセスすることによって,データ読み出しおよびデータ書き込みの高速化および安定化が実現する。

[0122]

各ブロックBL0~BLmに属する通常メモリセルアレイMA0~MAmに不良箇所が生じた場合,その不良箇所に関連するメモリセルまたはメモリセル群は,同じブロックに属する冗長メモリセルアレイRMA0~RMAmの中のメモリセルまたはメモリセル群に置き換えられる。この置き換え,すなわち冗長救済の判定は,各ブロックBL0~BLm毎に,各冗長救済判定回路R20~R2mが担当する。

[0123]

各通常メモリセルアレイMA0~MAmの間には通常センスアンプ部SA0/ 1, SA1/2, ···, SAm-1/mが備えられ, 位置的に先頭の通常メモリセルアレイMA0の外側には通常センスアンプ部SA0が備えられ, 位置的に後尾の通常メモリセルアレイMAmの外側には通常センスアンプ部SAmが備えられている。

[0124]

例えば、通常メモリセルアレイMA1の両側に配置されている通常センスアンプ部SA0/1と通常センスアンプ部SA1/2は、通常メモリセルアレイMA

1が有する複数のビット線(図示せず)の電圧を増幅して通常メモリセルアレイ MA1からデータを読み出し、または通常メモリセルアレイMA1に対してデータを書き込むように動作する。他の通常センスアンプ部も同様に、隣接する通常メモリセルアレイからデータを読み出し、または隣接する通常メモリセルアレイに対してデータを書き込むように動作する。なお、各通常センスアンプ部SA0/1、SA1/2、・・・、SAm-1/mは、両側に位置する2つの通常メモリセルアレイに対して作用する。つまり、各通常センスアンプ部SA0/1、SA1/2、・・・、SAm-1/mは、両側に配置された通常メモリセルアレイ MA0~MAmに共有される機能部となる。この構成を採用することによって、ブロック数が増加しても、通常センスアンプ部の数を少なく抑えることが可能となる。

[0125]

各冗長メモリセルアレイRMA0~RMAmには、冗長センスアンプ部RSA0~RSAmが割り当てられている。この冗長メモリセルアレイRMA0~RMAmと冗長センスアンプ部RSA0~RSAmとの関係は、上述の通常メモリセルアレイMA0~MAmと通常センスアンプ部SA0~SAmとの関係と略同一である。すなわち、例えば、冗長メモリセルアレイRMA1の両側に配置されている冗長センスアンプ部RSA0/1と冗長センスアンプ部RSA1/2は、冗長メモリセルアレイRMA1が有する複数のビット線(図2参照)の電圧を増幅して冗長メモリセルアレイRMA1からデータを読み出し、または冗長メモリセルアレイRMA1に対してデータを書き込むように動作する。他の冗長センスアンプ部も同様に、隣接する冗長メモリセルアレイからデータを読み出し、または隣接する冗長メモリセルアレイに対してデータを書き込むように動作する。

[0126]

各冗長救済判定回路R $20 \sim$ R 2 mの間には1 つのORゲートから成る論理ゲート部LG 20/1, LG 21/2, · · · , LG 2 m -1/mが備えられている。

[0127]

例えば、冗長救済判定回路R20と冗長救済判定回路R21の間に位置する論

理ゲート部LG20/1を構成するORゲートには、冗長救済判定回路R20が出力する冗長救済判定信号RD20と、冗長救済判定回路R21が出力する冗長救済判定信号RD21が与えられる。論理ゲート部LG20/1を構成するORゲートの出力端は、冗長センスアンプ部RSA0/1の入力端に接続されている。このように構成された論理ゲート部LG20/1は、冗長救済判定信号RD20と冗長救済判定信号RD21の論理和演算を行い、演算結果を冗長選択信号RS20/1として冗長センスアンプ部RSA0/1に与える。

[0128]

同様に、他の論理ゲート部LG21/2、・・・、LG2m-1/mは、隣接する各冗長救済判定回路R21~R2mから冗長救済判定信号RD21~RD2mが与えられるように構成されている。そして、各論理ゲート部LG21/2、・・・、LG2m-1/mの各出力端は、冗長センスアンプ部RSA1/2、・・・、RSAm-1/mの入力端に接続されている。各LG21/2、・・・、LG2m-1/mは、冗長救済判定信号RD21~RD2mを用いて論理和演算を行い、演算結果を冗長選択信号RS21/2、・・・、RS2m-1/mとして各冗長センスアンプ部RS0、RSA1/2、・・・、RSAm-1/mに与える。

[0129]

なお、位置的に先頭の冗長センスアンプ部RSAOには、冗長救済判定回路R20から冗長救済判定信号RD20が直接与えられ、位置的に後尾の冗長センスアンプ部RSAmには、冗長救済判定回路R2mから冗長救済判定信号RD2mが直接与えられる。

[0130]

冗長救済判定回路R20~R2mは,アドレスバッファ部111が出力するアドレス信号A0Y~AnYおよび制御部113が出力する初期化信号/INTが与えられるように構成されている。また,各冗長救済判定回路R20~R2mは,制御部113が出力するブロック選択信号BS0~BSmが与えられるように構成されている。

[0131]

次に、本実施の形態にかかるDRAM201に備えられた冗長救済判定回路R $20\sim$ R2mの構成について説明する。冗長救済判定回路R20 \sim R2mは相互に略同一の構成を有する。したがって、ここでは代表的に、冗長救済判定回路R $20\sim$ R2mの中の一つである冗長救済判定回路R2k($0\leq$ k \leq m)の回路構成を説明する。

[0132]

図8に示すように、冗長救済判定回路R2kは、第1の実施の形態にかかるDRAM101が有する冗長救済判定回路R2kに対して、ブロック判定部131がブロック判定部231に置き換えられた構成を有する。つまり、冗長救済判定回路R2kは、ブロック判定部231およびアドレス判定部132から構成されている。

[0133]

ブロック判定部231は、初期化信号/INTおよびブロック選択信号BSkが入力され、ブロック判定信号/BD2を出力するように構成されている。

[0134]

[0135]

アドレス判定部 132 に備えられた論理演算部 135 は,各サブ・アドレス判定部 $133-0\sim133-n$ が出力するアドレス判定信号 $RA0Y\sim RAnY$ に基づいて所定の論理演算を行い,その結果を冗長救済判定信号 RD2 k として出り力する。

[0136]

図8に示した冗長救済判定回路R2kの構成要素について、図5、図6、図9

を用いてさらに詳しく説明する。

[0137]

ブロック判定部231は、図9に示すように、Pトランジスタ2311、Pトランジスタ2312、ヒューズ素子2313、Nトランジスタ2314、インバータ2315、インバータ2316、およびNANDゲート2317から構成されている。

[0138]

Pトランジスタ2311のソースとPトランジスタ2312のソースは共に第 1電源電位VDDの供給ラインに接続されており、Pトランジスタ2311のド レインとPトランジスタ2312のドレインは共にノード231n2に接続され ている。Pトランジスタ2311のゲートはノード231n1に接続されており 、Pトランジスタ2312のゲートはノード231n3に接続されている。

[0139]

ヒューズ素子2313の第1端はノードn231n2に接続されており、ヒューズ素子2313の第2端はNトランジスタ2314のドレインに接続されている。

[0140]

Nトランジスタ2314のゲートはノード231n1に接続されており、Nトランジスタ2314のソースは第2電源電位VSS(グランド電位)の供給ラインに接続されている。

$[0\ 1\ 4\ 1]$

インバータ2315の入力端はノード231n2に接続されており、インバータ2315の出力端はノード231n3に接続されている。

[0142]

インバータ2316の入力端はノード231n3に接続されており、インバータ2316の出力端はノード231n4に接続されている。

[0143]

NANDゲート2317の第1入力端はノード231n4に接続されており、 NANDゲート2317の第2入力端はノード231n5に接続されており、N ANDゲート2317出力端はノード231n6に接続されている。

[0144]

以上のように構成されたブロック判定部 231は、ノード 231 n 1 に初期化信号 / INTが入力され、ノード 231 n 5 にブロック選択信号 BS k が入力され、ノード 231 n 6 からブロック判定信号 / BD 2 を出力する。出力されたブロック判定信号 / BD 2 は、アドレス判定部 132 を構成するサブ・アドレス判定部 133-0~133-n に与えられる。

[0145]

冗長救済判定回路R 2 kに備えられたn+1個のサブ・アドレス判定部133-0~133-nは,第1の実施の形態における冗長救済判定回路R kに備えられたものと同じ構成(図 5参照)を有している。ただし,本実施の形態においては,各サブ・アドレス判定部133-0~133-nに対して,ブロック判定信号/BDに代えてブロック判定信号/BD2が入力される。また,冗長救済判定回路R 2 kに備えられた論理演算部135は,第1の実施の形態における冗長救済判定回路R kに備えられたものと同じ構成(図 6 参照)を有している。

[0146]

以上のように構成された本実施の形態にかかるDRAM201の動作を説明する。

[0147]

DRAM201は、製品化される前に、不良箇所を検出するためのテストとして、ブロックBL0~BLmに属する全ての通常メモリセルアレイMA0~MAmを対象とした任意データの書き込み動作/読み出し動作を行う。このテストによって不良箇所が検出された通常メモリセルアレイと同じブロックに属する冗長救済判定回路には、当該ブロックに不良箇所が存在する旨の情報がプログラムされるとともに、検出された不良箇所に対応するアドレス情報がプログラムされる

[0148]

以下,ブロックBLkに属する通常メモリセルアレイMAkの内部であって, Lレベルのアドレス信号AOYとHレベルのアドレス信号A1Y~AnYによっ てアクセスされる箇所(メモリセル,ビット線,ワード線等)に不良要因が存在 する場合を例にDRAM201の動作を説明する。

[0 1 4 9]

この例の場合、テストによって、ブロックBLkに属する通常メモリセルアレイMAkのみに不良箇所が存在すると検出される。したがって、ブロックBLkに属する冗長救済判定回路R2kに対して、当該ブロックBLkに不良箇所が存在する旨の情報がプログラムされる。具体的には、冗長救済判定回路R2kを構成するブロック判定部231に備えられたヒューズ素子2313が、電気的にまたはレーザ装置等によって切断する。冗長救済判定回路R2k以外の冗長救済判定回路R20~R2m(0~mにkは含まれない)を構成するブロック判定部に備えられたヒューズ素子は切断されない。

[0150]

さらに、このテストでは、通常メモリセルアレイMAkの内部において、Lレベルのアドレス信号A0YとHレベルのアドレス信号A1Y~AnYによってアクセスされる箇所(アドレス"011・・・11")に不良が生じていると検出される。したがって、冗長救済判定回路R2kに対して、通常メモリセルアレイMAkの内部の不良箇所に対応するアドレス情報がプログラムされる。具体的には、冗長救済判定回路R2kを構成するサブ・アドレス判定部133-0~13-n0方、アドレス信号A0Yが入力されるサブ・アドレス判定部133-00に備えられたヒューズ素子1333が、電気的にまたはレーザ装置等によって切断される。

[0151]

なお,一の通常メモリセルアレイに不良箇所が存在しない場合,当該通常メモリセルアレイと同じブロックに属する冗長救済判定回路において,ブロック判定部内のヒューズ素子,および n + 1 個のサブ・アドレス判定部内の各ヒューズ素子は切断されない。

[0152]

以上のように、テスト結果に従って所定のヒューズ素子が切断されると、不良 箇所が冗長救済されることになり、DRAM201への正確なデータ書き込みお よびDRAM201からの正確なデータ読み出しが可能となる。

[0153]

DRAM201において、実際のデータ転送(データ書き込みまたはデータ読み出し)が行われる前に、まず制御部113は、初期化信号/INTをアサートして各冗長救済判定回路R20~R2mを初期化する。初期化信号/INTのアサートのタイミングについては、例えば、DRAM201の電源投入時が好ましい。また、DRAM201に対してロウ(Row)アドレス信号が入力される直前であってよい。通常、DRAMへは、ロウアドレス信号が入力される直前であってよい。通常、DRAMへは、ロウアドレス信号、カラム(Column)アドレス信号の順で入力される。したがって、ロウアドレス信号が入力される前に初期化信号/INTがアサートされれば、実際のデータ転送時には各冗長救済判定回路R20~R2mは確実に初期化されていることになる。なお、本実施の形態では、初期化信号/INTは、Lレベルアクティブ信号であるが、Hレベルアクティブ信号とすることも可能である。

[0154]

ここで、不良箇所を有する通常メモリセルアレイMAkと同じブロックBLkに属する冗長救済判定回路R2kの初期化動作と、不良箇所を有しない通常メモリセルアレイ $MA0\sim MAm(0\sim mkk$ は含まれない)と同じブロック $BL0\sim BLm(0\sim mkk$ は含まれない)に属する冗長救済判定回路 $R20\sim R2m$ ($0\sim mkk$ は含まれない)の初期化動作について説明する。

[0155]

まず、ブロックBLkに属する冗長救済判定回路R2kの初期化動作について 説明する。

[0156]

初期化信号/INTがアサートされると(Lレベルに遷移すると), 冗長救済判定回路R2kに属し, ヒューズ素子2313が切断されているブロック判定部231のノード231n2はHレベルとなる。その後, 初期化信号/INTがネゲートされても(Hレベルに遷移しても), Pトランジスタ2312およびインバータ2315によって, ノード231n2はHレベルに, ノード231n3はLレベル(第5のレベル)に, ノード231n4はHレベルにそれぞれラッチさ

れる。つまり、Pトランジスタ2312およびインバータ2315はラッチ回路を構成している。NANDゲート2317は、ノード231n4がHレベルに固定されているため、ノード231n5に入力されるブロック選択信号BSkの論理レベルに応じて、ノード231n6の論理レベルを制御する。この結果、冗長救済判定回路R2kに属するブロック判定部231は、初期化後、ブロック選択信号BSkがアクティブ状態(Hレベル)の場合は、Lレベル(第3のレベル)にアサートされたブロック判定信号/BD2を出力し、ブロック選択信号BSkがインアクティブ状態(Lレベル)の場合は、Hレベルにネゲートされたブロック判定信号/BD2を出力する。

[0157]

制御部113がHレベルのブロック選択信号BSkを出力している場合,すなわちブロックBLkがアクセス対象として選択されている場合には,冗長救済判定回路R2kに属する1+n個のサブ・アドレス判定部 $133-0\sim133-n$ に対して,ブロック判定部231からアサートされたブロック判定信号/BDが与えられる。これによって,各サブ・アドレス判定部 $133-0\sim133-n$ が有するExORが一ト1336の電源制御端はイネーブル状態となり,各サブ・アドレス判定部 $133-0\sim133-n$ が可能となる。また,各サブ・アドレス判定部 $133-0\sim133-n$ が有するNトランジスタ1337はオフ状態となり,サブ・アドレス判定部 $133-0\sim133-n$ が有するNトランジスタ1337はオフ状態となり,サブ・アドレス判定部 $133-0\sim133-n$ は,判定結果に応じた論理レベルのアドレス判定信号RAOY \sim RA \sim RYを出力することが可能となる。

[0158]

 A 0 Y~A n Yの判定を行わない。また、各サブ・アドレス判定部 1 3 3 - 0~ 1 3 3 - n が有する N トランジスタ 1 3 3 7 はオン状態となり、サブ・アドレス 判定部 1 3 3 - 0~ 1 3 3 - n は、常にインアクティブ状態(L レベル)のアドレス判定信号 R A 0 Y~R A n Yを出力することになる。

[0159]

各サブ・アドレス判定部 $133-0\sim133-n$ は、ブロック判定部231と同様に、所定のタイミングでLレベルの初期化信号/INTが入力され、初期化される。

[0160]

上述のように、本実施の形態では、冗長救済判定回路R2kに属するサブ・アドレス判定部 $133-0\sim133-n$ の中で、サブ・アドレス判定部133-0のみヒューズ素子1333が切断されており、その他のサブ・アドレス判定部 $133-1\sim133-n$ のヒューズ素子1333は切断されていない。

$[0\ 1\ 6\ 1]$

ヒューズ素子1333が切断されているサブ・アドレス判定部133-0のノード133n2は、初期化信号/INTがアサートされると(Lレベルに遷移すると)、Hレベルとなる。その後、初期化信号/INTがネゲートされても(Hレベルに遷移しても)、Pトランジスタ1332およびインバータ1335によって、ノード133n2はHレベルに、ノード133n3はLレベルにそれぞれラッチされる。

$[0 \ 1 \ 6 \ 2]$

一方、ヒューズ素子1333が切断されていないサブ・アドレス判定部133-1~133-nの各ノード133n2も、初期化信号/INTがアサートされると(Lレベルに遷移すると)、Hレベルとなる。しかし、その後、初期化信号/INTがネゲートされると(Hレベルに遷移すると)、各サブ・アドレス判定部133-1~133-nのNトランジスタ1334がオン状態となり、各ノード133n2はLレベルに、ノード133n3はHレベルにそれぞれ遷移する。初期化信号/INTは、初期化後常時Hレベルであるため、各サブ・アドレス判定部133-1~133-nのノード133n3はHレベルを維持する。

[0163]

次に、不良箇所を有しない通常メモリセルアレイ $MA0\sim MAm(0\sim mck)$ は含まれない)と同じブロック $BL0\sim BLm(0\sim mck)$ は含まれない)に属する冗長救済判定回路 $R20\sim R2m(0\sim mck)$ は含まれない)の初期化動作について説明する。

[0164]

初期化信号/INTがアサートされると(Lレベルに遷移すると),冗長救済判定回路R20~R2m(0~mにkは含まれない)に属し,ヒューズ素子2313が切断されていない各ブロック判定部231のノード231n2はHレベルとなる。しかし,その後,初期化信号/INTがネゲートされると(Hレベルに遷移すると),各冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する各ブロック判定部231のNトランジスタ2314がオン状態となり,各ノード231n2はLレベルに,ノード231n3はHレベルに,ノード231n4はLレベルにそれぞれ遷移する。初期化信号/INTは,初期化後常時Hレベルであるため,各ブロック判定部231のノード231n6は,ノード231n5に入力されるブロック選択信号BS0~BSmの論理レベルに関わらず,Hレベルを維持する。この結果,各冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する各ブロック判定部231は,初期化後,Hレベルにネゲートされたブロック判定信号/BD2を出力し続ける。

[0165]

各冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する1+n個のサブ・アドレス判定部133-0~133-nには,同じ冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する各ブロック判定部231からネゲートされたブロック判定信号/BD2が与えられるため,各サブ・アドレス判定部133-0~133-nが有するExORゲート1336の電源制御端はディスエーブル状態となり,各冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する各サブ・アドレス判定部133-0~133-nは,アドレス信号A0Y~AnYの判定を行わない。また,各冗長救済判定回路R20~R2m(0~mにkは含まれない)に属する各サブ・アドレス判定部133

 $-0\sim133-n$ が有するNトランジスタ1337はオン状態となり、各サブ・アドレス判定部133-0~133-nは、入力されるアドレス信号A0Y~AnYの論理レベルに関わらず、Lレベルのアドレス判定信号RA0Y~RAnYを出力する。

[0166]

各冗長救済判定回路R 20~R 2 m(0~mにkは含まれない)に属する1+n 個のサブ・アドレス判定部133-0~133-n が全てLレベルのアドレス判定信号RA0Y~RAnYを出力すると,各冗長救済判定回路R 20~R 2 m(0~mにkは含まれない)に属する論理演算部135は出力端をLレベルとする。

$[0\ 1\ 6\ 7]$

このように、不良箇所を有しない通常メモリセルアレイMAO〜MAm(O〜mにkは含まれない)と同じブロックBLO〜BLm(O〜mにkは含まれない)に属する冗長救済判定回路R2O〜R2m(O〜mにkは含まれない)は、初期化動作後は、入力されるアドレス信号AOY〜AnYの論理レベルに関わらず、Lレベル(第4のレベル)にネゲートされた冗長救済判定信号RD2O〜RD2m(O〜mにkは含まれない)を出力し続ける。

[0168]

以上のように各冗長救済判定回路 R 2 0 \sim R 2 mが初期化された後,D R A M 2 0 1 は,次のようにデータの書き込み動作,データ読み出し動作,および冗長置換動作を行う。

[0169]

DRAM201に対してデータが書き込まれる場合またはDRAM201からデータが読み出される場合、制御部113は、ブロック選択信号BS0~BSmを用いて、アクセス先のブロックを指定する。このとき、制御部113は一度に複数のブロックを指定することも可能である。ただし、図7に示したように、各通常センスアンプ部SA0/1、SA1/2、・・・、SAm-1/mは、両側に配置された通常メモリセルアレイMA0~MAmに共有される。したがって、隣接する通常メモリセルアレイ(例えば、通常メモリセルアレイMA0と通常メ

モリセルアレイMA1) に対して同時にアクセスすることはできず、制御部113は、隣接するブロック (例えば、ブロックBL0とBL1) を一括して指定することはない。

[0170]

アドレスバッファ部111は、アクセス先のアドレスに対応するアドレス信号 A0Y~AnYを出力する。

[0171]

全ての冗長救済判定回路R20~R2mにはアドレス信号A0Y~AnYが入力されるが,冗長救済判定回路R20~R2mのうち,ヒューズ素子2313が切断されているブロック判定部231を有する冗長救済判定回路だけ,アドレス信号A0Y~AnYが不良箇所を示すものか否かの判定動作(以下,「アドレス判定動作」という)を行い,ヒューズ素子2313が切断されていないブロック判定部231を有する冗長救済判定回路はアドレス判定動作を行わない。本実施の形態においては,上述のように,冗長救済判定回路R20~R2mのうち冗長救済判定回路R2kに属するブロック判定部231のヒューズ素子2313のみが切断されているため,冗長救済判定回路R2kのみがアドレス判定動作を行う。その他の冗長救済判定回路R20~R2m(0~mにkは含まれない)は,アドレス判定動作を行わず,Lレベルにネゲートされた冗長救済判定信号RD20~RD2m(0~mにkは含まれない)を出力し続ける。

[0172]

アドレス判定動作を行う冗長救済判定回路R2kに対して,通常メモリセルアレイMAkが有する不良箇所に対応するアドレス信号A0Y~AnYが入力されたとき,冗長救済判定回路R2kに属するサブ・アドレス判定部133-0~133-nはそれぞれ,Hレベルのアドレス判定信号RA0Y~RAnYを出力し,冗長救済判定回路R2kに属する論理演算部135の出力端はHレベルとなる。この結果,冗長救済判定回路R2kは,Hレベルにアサートされた冗長救済判定信号RD2kを出力する。

[0173]

なお, 冗長救済判定回路R2kに対して, 通常メモリセルアレイMAkが有す

る不良箇所に対応しないアドレス信号A 0 Y \sim A n Yが入力されたとき,冗長救済判定回路R 2 kに属するサブ・アドレス判定部1 3 3 - 0 \sim 1 3 3 - n 0 > 1 3 3 - 1 0 >

[0174]

各論理ゲート部LG20/1,・・・,LG2m-1/mは,冗長救済判定回路R20~R2mから出力された冗長救済判定信号RD20~RD2mを用いて所定の論理演算を行う。

[0175]

冗長救済判定回路R 2 k が H レベルの冗長救済判定信号R D 2 k を出力すると ,論理ゲート部L G 2 k - 1 / k は,H レベルの冗長選択信号R S 2 k - 1 / k を出力し,論理ゲート部L G 2 k / k + 1 は,H レベルの冗長選択信号R S 2 k / k + 1 を出力する。

[0176]

冗長センスアンプ部RSAk-1/kがHレベルの冗長選択信号RS2k-1/kを受け、冗長センスアンプ部RSAk/k+1がHレベルの冗長選択信号RS2k/k+1を受けると、冗長メモリセルアレイRMAk内のビット線RBL $0\sim$ RBL3がアクティブ状態となる。

[0177]

このときDRAM201がデータ書き込み動作中であるならば、書き込み許可信号/WEをアサートし、ワード線WL0~WLiの中から所定のワード線をアクティブ状態とすることによって、サブ書き込みデータバスSWDBから冗長メモリセルアレイRMAk内の選択されたメモリセルに対してデータが書き込まれる。このときDRAM201がデータ読み出し動作中であるならば、ワード線WL0~WLiの中から所定のワード線をアクティブ状態とすることによって、冗長メモリセルアレイRMAk内の選択されたメモリセルからサブ読み出しデータバスSRDBに対してデータが読み出される。このようにして、不良箇所を有する通常メモリセルアレイMAkは、同じブロックBLkに属する冗長メモリセル

アレイRMAkに冗長救済されることになる。なお、同じデータを通常メモリセルアレイMAkと冗長メモリセルアレイRMAkに書き込み、かかるデータを読み出すときに、冗長メモリセルアレイRMAkから読み出した方を選択して外部に転送するようにしてもよい。

[0178]

ところで、不良箇所を有する通常メモリセルアレイMAkに対するアクセスであっても、不良箇所に無関係のメモリセルへのアクセスであるならば、通常メモリセルアレイMAkと同じブロックBLkに属する冗長救済判定回路R2kは、入力されるアドレス信号A0Y~AnYに基づいて、冗長置換を行う必要がないと判断し、Lレベルにネゲートされた冗長救済判定信号RD2kを出力する。この場合、論理ゲート部LG2k-1/kは、Lレベルの冗長選択信号RS2k-1/kを出力し、論理ゲート部LG2k/k+1は、Lレベルの冗長選択信号RS2k-S2k/k+1を出力する。したがって、DRAM201は、冗長メモリセルアレイRMAkに対するデータ書き込み動作およびデータ読み出し動作を行わず、通常メモリセルアレイMAkに対するデータ書き込み動作およびデータ読み出し動作を行わず、通常メモリセルアレイMAkに対するデータ書き込み動作およびデータ読み出し動作のみを行う。

[0179]

また、冗長救済判定回路R 2 k は、通常メモリセルアレイMA k に存在する不良箇所を示すアドレス信号A 0 Y~A n Y を受信しても、制御部 1 1 3 が L レベルのブロック選択信号B S k を出力している場合、すなわちブロックB L k がアクセス対象として選択されていない場合、L レベルにネゲートされた冗長救済判定信号R D 2 k を出力する。そして、論理ゲート部 L G 2 k - 1 / k は、L レベルの冗長選択信号R S 2 k - 1 / k を出力し、論理ゲート部 L G 2 k / k + 1 は、L レベルの冗長選択信号R S 2 k / k + 1 を出力する。したがって、D R A M 2 0 1 は、通常メモリセルアレイMA k に対するデータ書き込み動作およびデータ読み出し動作を行わず、また冗長メモリセルアレイR MA k に対するデータ書き込み動作およびデータ読み出し動作を行わない。

[0180]

冗長救済判定回路 R 2 k 以外の冗長救済判定回路 R 2 0 ~ R 2 m (0~mに k

は含まれない)は、同じブロックに属する通常メモリセルアレイMA0~MAm(0~mにkは含まれない)に不良箇所が存在しないため、冗長置換を行うか否かを判定する必要はなく、制御部113が出力するブロック選択信号BS20~BS2m(0~mにkは含まれない)の論理レベルに関わらず、常にLレベルにネゲートされた冗長救済判定信号RD20~RD2m(0~mにkは含まれない)を出力する。このため、冗長救済判定回路R20~R2m(0~mにkは含まれない)の両側に位置する論理ゲート部LG20/1、・・・、LG2m-1/m(0~mにkは含まれない)は、Lレベルの冗長選択信号RS20/1、RS21/2、・・・、RS2m1/m(0~mにkは含まれない)を出力する。したがって、DRAM201は、冗長メモリセルアレイRMA0~RMAm(0~mにkは含まれない)に対するデータ書き込み動作およびデータ読み出し動作を行わない。

[0181]

ここまで説明した本実施の形態にかかるDRAM201の動作,特に冗長救済 にかかる動作の要点をまとめると次の通りである。

[0182]

冗長救済判定回路R20~R2mの中で,不良箇所を有する通常メモリセルアレイと同じブロックに属する冗長救済判定回路のみが,入力されるアドレス信号 A0Y~AnYに基づくアドレス判定動作を行う。ただし,制御部113が,不良箇所を有する通常メモリセルアレイの属するブロックへのアクセスを指示するブロック選択信号を出力している場合にのみ,この冗長救済判定回路はアドレス判定動作を行う。そして,このアドレス判定動作を行う冗長救済判定回路に対して通常メモリセルアレイに存在する不良箇所を示すアドレス信号A0Y~AnYが入力されると,当該冗長救済判定回路は,冗長救済判定信号をアサートする。不良箇所を有する通常メモリセルアレイと同じブロックに属する冗長メモリセルアレイは,同じブロックに属する冗長救済判定回路によってアサートされた冗長救済判定信号に応じてアクティブ状態となる。この結果,通常メモリセルアレイの不良箇所は,同じブロックに属する冗長メモリセルアレイによって救済される

[0183]

一方,不良箇所を有しない,すなわち完全な通常メモリセルアレイと同じブロックに属する冗長救済判定回路は,入力されるアドレス信号A0Y~AnYに基づくアドレス判定動作は行わない。そもそも,完全な通常メモリセルアレイは,冗長救済の必要がない。したがって,完全な通常メモリセルアレイと同じブロックに属する冗長救済判定回路もアドレス判定動作を行う必要がない。

[0184]

以上のように、本実施の形態にかかるDRAM201によれば、第1の実施の 形態にかかるDRAM101と同様の効果が得られる。すなわち、ブロック数が 多くなっても、DRAM201全体の消費電力の低減が実現する。また、アドレ ス信号の伝送ラインに割り当てるレイアウト面積を抑えることが可能となる。

[0185]

さらに、本実施の形態にかかるDRAM201によれば、不良箇所を有する通常メモリセルアレイと同じブロックに属する冗長救済判定回路であっても、当該ブロックが制御部113に選択されていなければ、例え不良箇所を示すアドレス信号A0Y~AnYが入力されても当該冗長救済判定回路はアドレス判定動作を行わない。したがって、DRAM201の消費電力がより低減することになる。

[0186]

添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる実施の形態に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

[0187]

例えば、ブロックBLkに属する通常メモリセルアレイMAkにのみ不良箇所が存在する場合に即して本発明の実施の形態を説明したが、複数の通常メモリセルアレイに不良箇所が存在する場合であっても本発明の適用は可能である。

[0188]

また、本発明の実施の形態によれば、各冗長救済判定回路は、2つの論理ゲー

[0189]

また, 冗長メモリセルアレイ内のビット線の本数が増加し, 各冗長センスアンプ部が有するデータ読み出し部およびデータ書き込み部の段数が増加した場合には, これに応じて論理ゲート部の数および各ブロックに属する冗長救済判定回路の数を増加させることが好ましい。

[0190]

【発明の効果】

以上説明したように、本発明によれば、ブロック数が増加しても、冗長救済に かかる消費電力を低く抑えることが可能となる。また、半導体記憶装置全体にお いて、より狭い領域に冗長救済のための回路を構成することが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態にかかるDRAMの構成を示すブロック図である。

【図2】

図1のDRAMが有する冗長メモリセルアレイおよび冗長センスアンプ部の回 路図である。

【図3】

図1のDRAMが有する冗長救済判定回路の構成を示すブロック図である。

図4

図3の冗長救済判定回路が有するブロック判定部の回路図である。

【図5】

図3の冗長救済判定回路が有するサブ・アドレス判定部の回路図である。

【図6】

図3の冗長救済判定回路が有する論理演算部の回路図である。

【図7】

本発明の第2の実施の形態にかかるDRAMの構成を示すブロック図である。

【図8】

図7のDRAMが有する冗長救済判定回路の構成を示すブロック図である。

【図9】

図8の冗長救済判定回路が有するブロック判定部の回路図である。

【符号の説明】

101, 201: DRAM

111:アドレスバッファ部

113:制御部

131:ブロック判定部

132:アドレス判定部

133-0~133-n:サブ・アドレス判定部

135:論理演算部

1313:ヒューズ素子

1333:ヒューズ素子

A O Y ~ A n Y: アドレス信号

BL0~BLm:ブロック

BS0~BSm:ブロック選択信号

LG0~LGm: 論理ゲート部

MA0~MAm:通常メモリセルアレイ

RO~Rm:冗長救済判定回路

RAOY~RAnY:アドレス判定信号

RBL0~RBL3:ビット線

RDO~RDm:冗長救済判定信号

RMA0~RMAm: 冗長メモリセルアレイ

RMC00~RMC3i:メモリセル

RSAO~RSAm:冗長センスアンプ部

SA0~SAm:通常センスアンプ部


SRDB:サブ読み出しデータバス


SWDB:サブ書き込みデータバス

WL0~WLi:ワード線

/BD:ブロック判定信号

/INT:初期化信号






【図3】

132: アドレス判定部 論理 演算部 **RAOY** RA1Y RAnY RK: 冗長教済判定回路 133-0 サブ・ アドレス 世紀鹤 133-1 サブ・ アドレス 単定部 サブ・ アドレス 地加曽 ブロック判定部 /BD A0√


【図4】

131: ブロック判定部




【図5】

133-j: アドレス判定部




【図6】

135: 論理演算部



【図7】






【図8】

132: アドレス判定部 論理 演算部 135 RAOY **RA1Y** RAnY R2k: 冗長教済判定回路 133-0 サブ・ アドレス 判定部 133-1 サブ・ アドレス 豊応鹊 133-n サイ・ アドレス 世 記 加 世 ~ 231 ブロック判定部 /802 /INI/ BSK



[図9]

<u>231</u>: ブロック判定部





【書類名】

要約書

【要約】

【課題】 複数のブロックに配された各冗長救済判定回路の消費電力を低減する ことが可能な半導体記憶装置を提供する。

【解決手段】 複数のブロックに属する冗長救済判定回路 R k は,ブロック判定部131およびアドレス判定部132から構成されている。アドレス判定部132は,n+1個のサブ・アドレス判定部133-0~133-nおよび論理演算部135を備えている。ブロック判定部131に対して,同じブロックに属するメモリセルアレイに不良箇所が存在するか否かについての情報がプログラムされる。不良箇所が存在する場合,ブロック判定信号/BDがアサートされる。ブロック判定信号/BDがアサートされると各サブ・アドレス判定部133-0~133-nは,入力されるアドレス信号A0Y~AnYがメモリセルアレイにおける不良箇所を示すものか否かを判定する動作を行う。

【選択図】 図3



特願2003-095824

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

[変更理由] 住 所

氏 名

1990年 8月22日

新規登録

東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社